Hardware Trojan Detection Technique Using Frequency Characteristic Analysis of Path Delay in Application Specific Integrated Circuits

Ha Thai Tran, Phuc Van Hoang, Tuan Ngoc Do, Duong Hai Nguyen

Abstract


 Abstract Since the last decade, hardware Trojan (HT) have become a serious problem for hardware security because of outsourcing trends in Integrated Circuit (IC) manufacturing. As the fabrication of IC is becoming very complex and costly, more and more chipmakers outsource their designs or parts of the fabrication process. This trend opens a loophole in hardware security, as an untrusted company could perform malicious modifications to the golden circuit at design or fabrication stages. Therefore, assessing risks and proposing solutions to detect HT are very important tasks. This paper presents a technique for detecting HT using frequency characteristic analysis of path delay. The results show that measuring with the frequency step of 0.016 MHz can detect a HT having the size of 0.2% of the original design.

Tóm tắt— Từ thập niên 2010, Trojan phần cứng (HT) đã trở thành một vấn đề nghiêm trọng đối với bảo mật phần cứng, do xu hướng thuê sản xuất mạch tích hợp (Integrated Circuit - IC). Khi quá trình chế tạo IC trở nên phức tạp và tốn kém, ngày càng nhiều nhà sản xuất chip lựa chọn phương án thuê lại một phần hoặc toàn bộ thiết kế IC. Xu hướng này tạo ra lỗ hổng trong bảo mật phần cứng, vì một công ty không đáng tin cậy có thể thực hiện các sửa đổi độc hại vào trong mạch nguyên bản ở giai đoạn thiết kế hoặc chế tạo. Do đó, đánh giá rủi ro và đề xuất giải pháp phát hiện HT là một trong những nhiệm vụ hết sức quan trọng. Bài báo này trình bày một giải pháp phát hiện HT sử dụng phân tích đặc tính tần số của độ trễ đường truyền tín hiệu. Kết quả cho thấy, thực hiện khảo sát với bước tần số 0,016 MHz có thể phát hiện được HT có kích thước 0,2% so với thiết kế ban đầu.

 

Keywords


Hardware Trojan; path delay, side-channel analysis, hardware security.

Full Text:

PDF

References


[1]. Swarup Bhunia, Mark M. Tehranipoor, “The Hardware Trojan War: Attacks, Myths, and Defenses,” Springer, pp. 15-51, 2018.

[2]. Xuan Thuy Ngo, Van Phuc Hoang and Han Le Duc, “Hardware Trojan threat and its countermeasures,” NAFOSTED Conference on Information and Computer Science, pp. 36-51, 2018.

[3]. Hao Xue, Saiyu Ren, “Hardware Trojan detection by timing measurement theory and implementation,” Microelectronics Journal, vol. 77, pp. 16-25, 2018.

[4]. Jin and Y. Makris, “Hardware Trojan detection using path delay fingerprint,” IEEE Int. Workshop Hardware-Oriented Security and Trust, 2008, pp. 51-57, IEEE, 2008.

[5]. L. Jie, J. Lach, “At-speed delay characterization for IC authentication and Trojan Horse detection,” IEEE Int. Workshop Hardware-Oriented Security and Trust, 2008, pp. 8-14, IEEE, 2008.

[6]. A. Amelian and S.E. Borujeni, “A Side-Channel Analysis for Hardware Trojan detection based on Path Delay Measurement,” Journal of Circuits, Systems, and Computers Vol. 27, No. 9, (2018).

[7]. Xilinx, “Timing Closure User guide,” UG612 (v13.3) October 19, 2011.

[8]. Xilinx, LogiCORE IP ChipScope Pro Integrated Logic Analyzer (ILA) (v1.04a), DS299, June 2011.

[9]. Trojan Benchmarks, AES-T1500, https://www.trusthub.org/resource/benchmarks/AES/ AES-T1500.zip.

[10]. Xuan Thuy Ngo, Prevention and Detection of Hardware Trojan in Integrated Circuits, PhD Thesis, Telecom ParisTech, 2016.

[11]. Sakura-G specification ver 1.0, http://satoh.cs.uec.ac.jp/SAKURA/hardware/SAKURA-G_Spec_Ver1.0_English.pdf

[12]. Rohde&Schwarz, R&S SMBV100A Vector Signal Generator Operating Manual, 2017.Bertoni, G., et al. Sponge functions. in ECRYPT hash workshop. 2007. Citeseer.


Refbacks

  • There are currently no refbacks.